远程心电医疗信号监测系统的设计

企业新闻 | 2021-09-15

火狐体育_HHCE(HomeHealthCareEngineering)这一学科随着对人类身体健康的推崇和远程医疗的发展,逐渐脱离人们的生活,提出“在家诊疗、自我保健、远程临床”的理念,倡导将尖端技术和医疗融合在一起。HHCE经常出现21世纪社会老龄化、医疗费用增加、人们健康质量下降拒绝的趋势,可以实现医疗资源共享,提高偏远地区的医疗水平,特别是生命力充沛。(大卫亚设,Northern Exposure(美国电视),健康)HHCE系统为家庭、社区医疗和诊疗医生提供有效、方便的医疗监测解决方案,具有心电图监测功能的显示器是HHCE系统最重要的组成部分。

国内的情况是,对这些产品的研究也属于刚刚跟上的阶段,远程网络只是非常简单的数据库医疗数据的存储和传输,网络和医疗设备的结合还没有完成。国际上,世界各国都在为这项研究投入大量资金,但仍用昂贵的仪器完成医疗数据收集后,与PC/互联网网络相结合,完成了数据收集和网络临床。(威廉莎士比亚,Northern Exposure(美国电视连续剧),网络名言)该设计利用Altera的NIOsII硬核处理器作为CPU再现了今天的主流mu。

Clinux操作系统。该系统具有系统稳定性、便携、功能升级扩展、面向用户、远程控制等功能。另一方面,将家庭保健和远程医疗融合在一起,主要以用户终端设计为目标,方便个人对自己的心电图信号进行自我检测和分析,动态了解自己的身体健康状况。另一方面,收集的数据通过存储卡存储,可以长期进行数据分析和报废及临床分析。

系统还可以通过网络等远程通信设施慢慢连接到医院、私人医生、护理中心、保健中心等医疗服务的末端(如医院、私人医生、护理中心、保健中心等),将测量数据传输到远程数据库或医生。不利于医疗信息的数据库管理及远程动态监测、临床,使用户无需外出即可获得最及时有效的临床。2系统说明远程心电图医疗信号监测系统主要由四个主要模块组成:心电图信号的前端采集和调节模块、心电图处理和存储模块、数据显示模块和远程传输控制模块。

系统功能结构如图1右图所示。监控系统的硬件平台采用Altera Corporation Cyclone2 C 35 FPGA芯片,并采用可编程系统(SOPC)技术,将NIOsII硬盘处理器、存储、功能模块和扩展I/O端口等构建在FPGA芯片上。

3系统核心模块设计3.1 NIOsII嵌入式硬核处理器概述NIOS II系列嵌入式处理器是Altera销售的软核处理器。用户只需近35美分的FPGA逻辑资源即可获得高达200DMIPS的性能。NIOsMICROC/OS-,反对MU;Clinux等多种实时操作系统反对轻量级TCP/IP堆栈,允许用户减少自定义命令和自定义硬件加速设备,无缝复制自定义外围设备和模块逻辑,提高性能,同时方便用户设计。

Nios处理器使用Avalon交换机总线,这是Altera开发的专用内部连接技术。Avalon交换机总线由SOPCBuilder自动分解,用作系统处理器、内部模块和外围设备之间的带内总线。Avalon交换机总线用于反对数据总线适应、地址解码、等待周期生成、外围设备的地址偏移、中断优先级登录和高级交换机总线传输的最多逻辑资源。3.2 ECG信号采集调节模块设计采用ECG信号采集的模块化设计方式,主要由前端引线传感器、信号滤波器放大调节电路和A/D采样电路组成。

人体心电图信号的主要频率范围为0.05~100Hz,宽度约为0 ~ 4MV,信号非常暗。 同时,心电图信号一般混合着其他生物电信号,而且体外以50Hz的功率频率干扰大部分电磁场障碍,因此心电图噪音背景强,测量条件比较复杂。

为了在没有杂音的情况下检测有临床价值的心电图信号,信号过滤和缩放调节部分主要由前缩放电路、强弱通过滤波电路、陷阱电路和A/D切换电路、电路图图2右图等多个电路组成。首先,心电图联盟收集的黯淡心电图信号通过全面放大电路放大/缩小,这一部分还包括通过右腿驱动引导共同模式障碍,通过屏蔽线驱动防止引线障碍,并将增益重置10倍左右。

设计全面缩放使用美国模拟设备公司生产的医用放大器AD620。AD620是在传统的三运算放大器上开发的,共同构建为并行差分放大器。

火狐体育直播

具有功率范围长度(plusmn)。2.3至plusmn18V)、小尺寸、低功耗(供电电流后为1.3毫安)的特点,仅限于低电压、低功耗的使用。

此外,还有高共同模式诱导费、温度稳定性、放大波段长度、降低噪音系数等优点。缩放后的信号经过滤波、50Hz陷阱处理后进行第二次缩放,后增益重置100倍左右。ECG信号振幅仅次于几mV,而A/D开关的输出信号宽度被拒绝超过1V,因此总增益重置约1000倍。

其中,滤波器可以使用电压控制电压源二次低(低)通滤波器电路,避免0.05~100Hz频带以外的肌电等干扰信号,还可以过滤频率中剩余的高频率。同时,利用有源双T波段拦截滤波电路进一步诱导50Hz频率障碍。A/D采样芯片使用TI的8位串行芯片TLC549,该芯片使用SPI模块,只能使用三条线来建立收集控制和数据传输。

4MHz片上系统时钟和软、硬件控制电路,转换时间为17mu以上,采样率约为40 KS/S;利用差分基准电压技术,可以测量TLC549大于约1000mV/256的值。也就是说,0 ~ 1V信号无需放大即可获得8位分辨率。3.3数据收集控制器需要设计用于控制AD芯片和提供数字心电图数据的数据收集控制器,以获得通过前端TLC549芯片转换的心电图信号。

该控制器根据TLC549芯片的工作时间和后端数据处理要求,使用VerilogHDL自行设计。该控制器具有多路复用的特点。在TLC549的I/Oclock端输出8个外部时钟信号时,必须完成以下任务:读取以前的A/D切换结果对该开关的输出模拟信号进行采样和保留。打开这个a/d开关。

收集时间为0.5mu。s(3 82 1)=10 mu;S,芯片切换时间大于17mu。

火狐体育

s,整个过程时间为27mu。s .为了有效地利用控制器,在A/D切换期间,可以同时扩展其他A/D采样,使其位于40mu。s时间内完成了4路信号收集,大大提高了生产率。另外,可以在设计中重新添加FSM信号,以控制采样时间,从而根据环境的不同,适应不同频率信号的采样频率。

广告芯片时序建模图如图3的右图所示。Din是收集数据的串行输出,时钟是系统时钟通过方波系数获得的。在设计中,FSM被设置为采样控制时钟,因此可以根据需要调整采样率。由于AD采样一次的时间很短,使用查询或中断所需的负载不现实,因此必须利用缓冲区设计,N次转换的数据不存在于缓冲区内存中,因此必须减少中断次数。

为了获得倒数和准确的数据收集,构建无缝缓冲区,考虑到FPGA设计的灵活性,使用双缓冲区存储的乒乓球操作员结构。:火狐体育。

本文来源:火狐体育-www.sierrapol.com